### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-174526 (P2001 - 174526A)

(43)公開日 平成13年6月29日(2001.6.29)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

G01R 31/316

31/28

G01R 31/28

Η

## 審査請求 未請求 請求項の数11 OL (全 12 頁)

(21)出願番号

特顧2000-337255(P2000-337255)

(22)出願日

平成12年10月31日(2000.10.31)

(31)優先権主張番号 09/439865

(32)優先日

平成11年11月12日(1999.11.12)

(33)優先権主張国

米国(US)

(71)出願人 390005175

株式会社アドバンテスト

東京都練馬区旭町1丁目32番1号

(72)発明者 菅森 茂

アメリカ合衆国95054カリフォルニア州サ


ンタクララ市スコット通3201

## (54) 【発明の名称】 混成信号集積回路用半導体試験システム

## (57)【要約】

【課題】各種の異なるタイプの試験装置をモジュール化 してそれらの複数個を組み合わせることにより、アナロ グ信号とデジタル信号の混在したミクストシグナル集積 回路であってもその試験を迅速かつ効率よく試験できる 半導体試験システムを提供する。

【解決手段】 2以上の異なる種類の性能を有するテスタ モジュールと、その異なる種類の性能を有する2種以上 のテスタモジュールを2個以上組み合わせて搭載するテ ストヘッドと、テスタモジュールと被試験デバイスを電 気的に接続する手段と、そのテスタモジュールと被試験 デバイス間に、その被試験デバイスのアナログ機能ブロ ックに対応して設けられた付加回路と、そのテストヘッ ドに搭載された上記テスタモジュールとシステムバスを 介して通信することにより、システム全体の動作を制御 するホストコンピュータとにより構成される。



2

#### 【特許請求の範囲】

【請求項1】 2以上の異なる種類の性能を有するテスタモジュールと、

その異なる種類の性能を有する2種以上のテスタモジュールを2個以上組み合わせて搭載するテストヘッドと、そのテストヘッド上に設けられ、テスタモジュールと被試験デバイスを電気的に接続する手段と、

そのテスタモジュールと被試験デバイス間に、その被試 験デバイスのアナログ機能ブロックに対応して設けられ た付加回路と、

そのテストヘッドに搭載された上記テスタモジュールと システムバスを介して通信することにより、システム全 体の動作を制御するホストコンピュータと、

により構成され、被試験デバイスのアナログ機能ブロックとディジタル機能ブロックを同時に平行して試験するように構成した混成信号集積回路用半導体試験システム。

【請求項2】 上記テスタモジュールの1の種類の性能は高速度で高タイミング確度であり、他の種類の性能は低速度で低タイミング確度である請求項1に記載の混成 20 信号集積回路用半導体試験システム。

【請求項3】 上記テスタモジュールと被試験デバイス を電気的に接続する手段と上記テスタモジュールとの接 続仕様が標準化された請求項1 に記載の混成信号集積回路用半導体試験システム。

【請求項4】 上記テスタモジュールと被試験デバイスを電気的に接続する手段は、被試験デバイスを搭載する機構を設けたパフォーマンスボードと、そのパフォーマンスボードと上記テスタモジュール間を電気的接続するための機構を有するテストフィクスチャにより構成され 30 る請求項1に記載の混成信号集積回路用半導体試験システム。

【請求項5】 上記テスタモジュールは所定のテストピン数となるようにそのピン数の設定変更ができる請求項1に記載の混成信号集積回路用半導体試験システム。

【請求項6】 上記テスタモジュールは所定のテストピン数となるようにそのピン数の設定変更ができ、その設定や変更はホストコンピュータからのアドレス設定によりされる請求項1に記載の混成信号集積回路用半導体試験システム。

【請求項7】 上記テスタモジュールのそれぞれは複数のイベントテスタボードを有し、その各イベントテスタボードは所定数のテストピン用に割り当てられている請求項1に記載の混成信号集積回路用半導体試験システム。

【請求項8】 上記テスタモジュールはその1のモジュールが1のイベントテスタボードである請求項7に記載の混成信号集積回路用半導体試験システム。

【請求項9】 上記テスタモジュールはそれぞれその内 置の動作をテスタバスを経由して制御する。パターン発 部にコントローラを有し、上記ホストコンピュータから 50 生器 1 2 はテスタプロセッサからのパターンデータに基

の指令に基づき各モジュールからテストパターンの発生と被試験デバイスからの出力信号の検証を行う請求項 1 に記載の混成信号集積回路用半導体試験システム。

【請求項10】 上記テスタモジュールは複数のイベントテスタボードからなり、それぞれそのイベントテスタボードはコントローラを有し、上記ホストコンピュータからの指令に基づき各ボードから対応する被試験デバイスからの出力信号の検証を行う請求項7に記載の混成信号集積回路用半導体試験システム。

【請求項11】 上記テスタモジュールのそれぞれは複数のイベントテスタボードを行し、その各イベントテスタボードは1のテストピン用に構成されており、かつその各イベントテスタボードは、

上記ホストコンピュータからの指令に基づき各テスタボードからテストパターンの発生と被試験デバイスからの 出力信号の検証を行うコントローラと、

各イベントのタイミングデータを格納するためのイベントメモリと、 上記コントローラの制御のもとに、そのイベントメモリにアドレスデータを与えるアドレスシーケンサと、

そのイベントメモリからのタイミングデータに基づいて テストパターンを形成する手段と、

そのテストパターンを対応する被試験デバイスピンに与えその被試験デバイスからの応答出力信号を受けるドライバコンパレータと、

により構成される請求項 I に記載の混成信号集積回路用 半導体試験システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は超LSI等の半導体集積回路を試験するための半導体試験システムに関し、特にアナログ信号とデジタル(ロジック)信号の混在したミクストシグナル集積回路であってもその試験を迅速かつ効率よく試験できるイベントテスタアーキテクチャによる半導体試験システムに関する。本発明の半導体試験システムは、同一または異なる性能のテスタモジュールを複数個任意に組み合わせて試験システムを構成し、各テスタモジュールは相互に独立して並列に動作することにより、被試験デバイスのアナログ信号部とディジタル信号部を同時に試験することができる。

[0002]

【従来の技術】超LSI等の半導体集積回路(以後必要に応じて「被試験デバイス」ともいう)を試験するための半導体試験システム(ICテスタと通称される)の典型的な構成例を第1図に示す。

【0003】第1図において、テストプロセッサ11は 試験装置内に設けられた専用プロセッサであり、試験装 置の動作をテスタバスを経由して制御する。パターン発 生器12はテスタプロセッサからのパターンデータに基

づき、タイミングデータと波形データを、それぞれタイ ミング発生器 13、波形整形器 14に与える。パターン 発生器 12からの波形データとタイミング発生器 13か らのタイミング信号により、試験パターン(テストパタ ーン)が波形整形器 14により形成され、ドライバ 15 を経由して、被試験デバイス(DUT) 19に印加され る。

【0004】DUT19からの結果としての応答出力 は、アナログコンパレータ16により、所定のスレッシ ョルドレベルで論理信号に変換され、ロジックコンパレ 10 ータ17において、パターン発生器12で形成された期 待値と論理比較される。比較結果はDUT19のアドレ スに対応して、フェイルメモリ18に記憶される。ドラ イバ15、アナログコンパレータ16および、被試験デ バイスのピンを切り替えるスイッチ(図示せず)等はピ ンエレクトロニクス20に設けられている。

【0005】上記のような回路構成は、半導体試験装置 のテストピン毎に設けられる。したがって、大型の半導 体試験装置では例えば256テストピンから2048テ ストピンのようにその数が大きいため、第1図の回路構 成をそれと同数備えることにより、非常に大型の装置と なる。第2図はそのような半導体試験システムの外観の 概略を示している。半導体試験システムはメインフレー ム22と、テストヘッド24と、ワークステーション2 6で構成されてる。

【0006】ワークステーション26は例えばグラフィ ック・ユーザ・インタフェース(GUI)を備え、使用 者と試験システムのインタフェースをするためのコンピ ュータであり、試験システムの操作やテストプログラム の作成や実行の指示を行う。メインフレーム22には、 第1図におけるテストプロセッサ11、パターン発生器 12、タイミング発生器13、波形整形器14およびロ ジックコンパレータ17等が各テストピン数に応じて搭 載される。

【0007】テストヘッド24には第1図のピンエレク トロニクス20を搭載した回路基板が多数装備されてい る。テストヘッド24は例えば円筒状に形成されて、そ の内部にピンエレクトロニクス回路基板が放射状に装備 されている。そのテストヘッドの上面には、被試験デバ イス19が、パフォーマンスボード28上の中央部にお 40 いて、例えば試験ソケットに挿入される。

【0008】ピンエレクトロニクス回路とパフォーマン スボード28間は、電気信号を伝達するための接触機構 であるピン(テスト)フィクスチャ27が設けられてい る。ピンフィクスチャ27には多数のポゴピン等が設け られて、ピンエレクトロニクスとパフォーマンスボード を電気的に接続する。被試験デバイス19は、ピンエレ クトロニクスからの試験パターンを受けて、それに対す る応答信号を送出する。

【0009】ところで従来の半導体試験システムでは、

被試験デバイスに印加するための試験パターンを形成す るために、いわゆるサイクルベース形式で記述された試 験データを用いている。サイクルベース形式では、テス トパターンの各変数は、テスタの各試験サイクル(テス タレート)との関係で定義されている。すなわち、試験 データに含まれる、試験サイクル (テスタレート) 記 述、波形(波形種類、エッジタイミング)記述、および

ベクタ記述を用いて、所定のサイクルにおけるテストパ ターンを形成している。

【 0 0 1 0 】 一方、被試験デバイスの設計時において は、コンピュータ支援による設計(САD)手法が用い られ、その設計の検証にはテストベンチによる論理シミ ュレーションが行われ、その検証データが得られる。こ のテストベンチによるデータはいわゆるイベント形式で 記述されている。イベント形式においては、注目するテ ストパターンが1から0にあるいは0から1にスイッチ するときのその変化点(イベント)を、時間の経過との 関係で現している。時間の経過は、例えばある基準点か らの連続した絶対的時間差として、あるいは直前のイベ ントからの相対的時間差として現されることが一般であ る。

【0011】このようなサイクルベースの試験データに よる試験パターン形成と、イベントベースの試験データ による試験パターンの形成の比較については、本発明の 発明者等による米国特許出願番号09/340、371 記載されている。さらに、本出願の発明者等は新たな形 式の半導体試験装置としてイベントテスタを提案してい る。このイベントテスタの構成や動作については、米国 特許出願番号09/406,300に詳述されている。 【0012】半導体試験システムにおいては、上述のよ うに多数の同一回路基板等がテストピン数と同数あるい はそれ以上装備され、大規模なシステムを構成してい る。従来の半導体試験システムでは、これらの回路基板 等は全て同一構成、同一性能で構成されている。

【0013】すなわち、高速高性能な試験システム、例 えば500MHzのテストレートでタイミング確度80 ピコセカンドの仕様による場合は、テストピンに対応す る全ての回路基板がこの性能を満たすように同一に構成 される。このため半導体試験システム全体としてのコス トが非常に高くなる。また全て同一の回路を各テストピ ンに実装するので、試験システムは画一的な試験内容し か実施できない。

【0014】被試験デバイスには、アナログ機能とデジ タル機能の混在したタイプのものがある。その典型的な 例としては、オーディオ用ICや通信機器用ICのよう なAD変換器やDA変換器とディジタル信号処理回路を 含む被試験デバイスがある。従来の半導体試験システム では、1のシステムが1の機能試験のみをすることがで きるように構成されている。したがって、上記のような 50 ミクストシグナル集積回路を試験する場合は、AD変換

器の試験の後にDA変換器の試験を行い、さらにその後 にディジタル信号処理回路を試験する等、各機能ブロッ クについての試験を個別に行う必要があった。

【0015】被試験デバイスがロジックでのみ構成され る場合であっても、全ての入出力ピンにおいて、最高性 能を要することはほとんどまれである。例えば、非常に 高速な動作をし、そのため高速な試験信号を与える必要 があるピンはわずか数ピンであり、他の数百ピンは低速 な動作のみを行うため、低速な試験信号を与えればよい ようなLSIデバイスが一般的である。また最近特に注 10 目されているシステムオンチップ(SoC)のような半 導体デバイスも、上記のような信号速度の関係が当ては まる。

【0016】このように、従来の半導体試験システム は、異なる種類の試験を同時に平行に行うことはできな いため、特にミクストシグナル被試験デバイスの試験に 長時間を要する欠点があった。また現実の被試験デバイ スのわずかのピンでのみ必要とする性能を全てのテスト ピンに備えているため、全体のコストが高くならざるを 得なかった。

【0017】従来の半導体試験システムにおいて、上記 のように同一回路構成を多数搭載する理由、すなわち異 なる回路構成を混在させて異なる複数の試験を並列に行 うようにしていない理由の1つは、上述したサイクルベ ースにより試験パターンを形成するようにシステムが構 成されているからである。サイクルベースにより試験パ ターンを形成する方式では、ソフトウエアやハードウエ アが複雑になり、異なる回路構成を混在させることは実 際上困難だからである。

【0018】その理由を説明するために、ここでサイク ルベースの試験データを用いて試験パターンを形成する 場合と、イベントベースの試験データを用いて同一の試 験パターンを形成する場合の比較を第3図の波形等を用 いて簡単に示す。より詳細には本出願と同じ譲受人の有 する上記の米国特許出願に記載されている。

【0019】第3図の例では、半導体デバイスの設計段 階で得られた、論理シミュレーションの結果データを格 納したダンプファイル37からのデータを利用して試験 パターンを形成する場合を示している。そのダンプ出力 データは、設計したLSIデバイスの入出力信号変化と 40 その時間をイベントベースで現わしたデータであり、例 えば波形31を表現するような場合、右下部の記述38 のようになっている。

【0020】その記述に基づいて、波形31に示すよう なテストパターンを形成することを想定する。この波形 31では、ピン(テスタピンあるいはテストチャンネ ル) SaとSbから発生されるテストパターンの波形が 描かれている。この波形を表現するための、イベントデ ータは、記述38に示すように、各イベントをセットエ ッジSan, Sbnとそのタイミング (例えば基準点か 50 らの時間の経過)、およびリセットエッジRan、Rb nとそのタイミングで記述されている。

【0021】従来の半導体試験装置で使用するサイクル ベース方式によりテストパターンを形成するためには、 試験データを試験サイクル(テスタレート)、波形(波 形種類、エッジタイミング)、およびベクタの各記述に 分けて構成する必要がある。その記述例を第3図中央部 および左部に示す。サイクルベースのテストパターンの 場合、左部の波形33のように、テストパターンを各試 験サイクル(TS1、TS2、TS3)に分けて、その 試験サイクルの中で各波形とそのサイクル内での遅延時 間を定義する。

【0022】そのための波形、タイミングおよび試験サ イクルのデータ記述例が、タイミングデータ(テストプ ラン) 36に示されており、その波形の"1"または" 0"あるいは" 2"等の論理がベクタデータ (パターン データ) 35に示されている。例えばタイミングデータ 36では、試験サイクルが"rate"としてその時間 間隔が規定され、波形種類はRZ(リターンゼロ), N RZ(ノンリターンゼロ),XOR(排他論理)等で規 定される。さらに各波形のタイミングが、該当する試験 サイクルのエッジからの遅延時間として規定される。

【0023】このように従来の半導体試験システムで は、サイクルベースでテストパターンを形成するため、 パターン発生器、タイミング発生器あるいは波形整形回 路のハードウエア構成が複雑となっており、またそれら ハードウエアで使用するソフトウエアも複雑となってい る。また各ピン(上例のSaとSb)間が共通のテスト サイクルで扱われるため、各ピン間で異なるサイクルの テストパターンを同時に発生することは困難である。

【0024】したがって、従来の半導体試験システムで は、全てのテストピンについて同一の回路構成を採用し ており、異なる性能のボードを混在させることは困難で あった。このため、アナログ機能ブロックについての試 験とロジック機能ブロックについての試験を同時に平行 して行うことは困難であった。また例えば高速タイプの 回路構成を取っていても、低速タイプで必要とする性能 (例えば高電圧大振幅やドライバの禁止機能等) を備え る必要があり、高速性能を直接的に実現するさまたげと もなっていた。

【0025】一方イベントベースにより試験パターンを 形成する場合には、メモリに蓄積したセット・リセット のデータとそのタイミングデータを読み出すのみでよ く、そのハードウエアやソフトウエアの構成は極めて単 純である。また各ピンがサイクルではなく、イベントの 有無として独立に動作できるため、異なる機能や周波数 レンジのテストパターンを同時に形成することができ

【0026】上述のように、本発明の発明者等はイベン ト方式の半導体試験システムを提案している。この方式

ではハードウエアの構成もソフトウエアの内容も極めて 単純となるため、異なる性能の試験回路が混在してもシ ステム全体として機能できる。またテストピン間が相互 に独立して動作できるので、異なる機能や周波数レンジ のテストを同時に平行して実施することができる。

### [0027]

【発明が解決しようとする課題】したがって、本発明の 目的は、テストピンに応じて異なる性能の試験回路をモ ジュール形式で組み合わせて構成することにより、アナ ログ機能とディジタル機能の混在した被試験デバイスに ついて、そのアナログ機能とディジタル機能を同時に平 行に試験することができる半導体試験システムを提供す ることにある。

【0028】本発明の他の目的は、異なるピン数や性能 のモジュールを自由に組み合わせてテスタ本体(テスト ヘッド)に組み込めるように、テスタ本体とモジュール との接続部分の仕様を標準化した半導体試験システムを 提供することにある。

【0029】本発明のさらに他の目的は、複数の異なる 性能のテスタモジュールを組み合わせることにより、異 20 なる種類の複数の被試験デバイスまたは複数の機能ブロ ックの試験を同時に実施できる半導体試験システムを提 供することにある。

【0030】本発明のさらに他の目的は、複数の異なる 性能のテスタモジュールを組み合わせることにより、被 試験デバイスで必要とする試験を全体として低コストで 実現できるとともに、将来の機能の向上を実現できる半 導体試験システムを提供することにある。

#### [0031]

【課題を解決するための手段】本発明の半導体試験シス 30 テムは、2以上の異なる種類の性能を有するテスタモジ ュールと、その異なる種類の性能を有する2種以上のテ スタモジュールを2個以上組み合わせて搭載するテスト ヘッドと、そのテストヘッド上に設けられ、テスタモジ ュールと被試験デバイスを電気的に接続する手段と、被 試験デバイスがアナログとディジタルの混成ICのとき はその混成ICに対応した付加回路と、そのテストヘッ ドに搭載された上記テスタモジュールとシステムバスを 介して通信することにより、システム全体の動作を制御 するホストコンピュータとにより構成される。例えばテ スタモジュールの一方の性能は高速度で高タイミング確 度であり、他方の性能は低速度で低タイミング確度であ

【0032】また本発明の半導体試験システムにおいて は、上記テスタモジュールは複数のイベントテスタボー ドからなり、それぞれそのイベントテスタボードは、ホ ストコンピュータからの指令に基づき各ボードから対応 する被試験デバイスピンにテストパターンを与えその被 試験デバイスからの出力信号の検証を行う。

ステムは、完全なモジュール化が達成できるので、被試 験デバイスの種類や試験目的等に応じた柔軟な構成とす ることができる。このため被試験デバイスがミクストシ グナル集積回路(アナログとディジタルの混成した集積 回路)であっても、そのアナログ部分とディジタル部分 を並列に同時に試験することができる。また被試験デバ イスがロジックのみの高速1℃であっても、現実に高速 動作をしているピンは限られており、したがって現実の 試験システムに必要な性能としては、少数のテストピン のみが高速であればよい。本発明の半導体試験システム では、テストヘッドとテスタモジュールの接続部の仕様 が標準化され、その仕様に準じたインタフェースを有す るテスタモジュールをテストヘッド内のどの位置にも搭 載可能である。

【0034】また本発明の半導体試験システムでは、テ スタモジュール(テスタボード)をテスト実行に必要な 情報を全て有するイベント形式で構成している。したが って、従来方式で必要とした各テストサイクルの開始を 示す同期信号やその同期信号に同期して動作するパター - ン発生器等を必要としない。このため各テストピンが独 立して動作可能となり、上述のように、異なる性能のテ スタモジュールを混在させて1つのシステムとして機能 させることが可能となる。またアナログとディジタルの ように異なる種類の試験を同時に実行できる。

【0035】さらにイベント形式のテスタ構成とするこ とにより、必要とするハードウエア量を大幅に減少で き、かつ各モジュールを制御するためのソフトウエアは 大幅に単純化される。このため、全体としての物理的装 置を小型化でき、したがってコストの低下や設置フロア スペースの減少、それらに伴う各種費用の削減が実現で きる。

【0036】さらに本発明の試験システムは、電子設計 自動化(EDA)手法による設計の段階で得られた被試 験デバイスの論理シミュレーションデータを直接的に使 用してテストパターンを形成し、その被試験デバイスの 試験を実行できる。このため本発明の半導体試験システ ムは、デバイスの設計から検証までのターンアラウンド タイムを大幅に短縮でき、試験コストの低下と試験効率 の向上を実現できる。

#### [0037]

【発明の実施の形態】本発明の実施例を第4図ー第10 図を参照して説明する。第4図のブロック図は、本発明 の半導体試験システムによりアナログ・ディジタル混成 集積回路(ミクストシグナルIC)を試験する場合の概 略構成例を示している。この発明の半導体試験システム では、テストヘッド (テスタ本体) にモジュール化した テスタ (以後「テスタモジュール」) を複数個自由に搭 載できるように構成している。テスタモジュールは例え ば同一のモジュールが必要なピン数に応じて複数搭載す 【0033】このように、本発明における半導体試験シ 50 ることも、異なる性能、例えば高速モジュールHSMと

低速モジュールLSMを必要に応じて組み合わせること も可能である。

【0038】後で第6図および第7図に基づいて説明す るが、この各テスタモジュールには複数、例えば8枚 の、イベントテスタボード43が搭載されている。また 各イベントテスタボードには複数のテスタピン、例えば 32ピンに相当するイベントテスタ66が32個搭載さ れている。したがって第4図の例では、イベントテスタ ボード43」により被試験デバイスのアナログ部分を担 当し、他のテスタボードで被試験デバイスのディジタル 10 部分を担当している。

【0039】第4図の試験システムの概略を説明する。 この例では、複数のイベントテスタボード43が、ホス トコンピュータであるテスタコントローラ41によりシ ステムバス64を通して制御される。上述のようにイベ ントテスタボードは例えば8枚が1個のテスタモジュー ルに格納されている。また第4図では示されていない が、通常そのようなテスタモジュールを2個以上用いて 試験システムを構成する。

【0040】この構成において、イベントテスタボード 20 43は被試験デバイス19にテストパターン(試験信 号)を与え、その結果としての被試験デバイスの応答信 号を評価する。被試験デバイスのアナログ機能の試験の ために、DA変換器やAD変換器あるいはフィルタ等の 付加回路48が必要に応じて用いられる。

【0041】各イベントテスタボード43は、例えば3 2チャンネルのイベントテスタ661-662 とインタ フェース53、プロセッサ67およびメモリ68により 構成されている。各イベントテスタは1のテスタピンに 対応し、その内部構成は同一ボード内ではそれぞれ同一 30 である。この例では各イベントテスタ66は、イベント メモリ60、イベント実行ユニット47、ドライバコン パレータ61および試験結果メモリ57により構成され ている。

【0042】イベントメモリ60にはテストパターンを 形成するためのイベントデータが格納されており、この イベントデータを用いてイベント実行ユニット47によ りテストパターンが形成される。テストパターンはドラ イバコンパレータ61を経由して被試験デバイスに与え られる。被試験デバイスの入力ピンがアナログ入力であ 40 る場合には、上述した付加回路48によりテストパター ンをDA変換器によりアナログ信号に変換して被試験デ バイスに入力する。被試験デバイス19の出力信号はド ライバコンパレータ61により期待値と比較されて、そ の結果が試験結果メモリ57に格納される。被試験デバ イスの出力信号がアナログ信号の場合は、必要に応じて 付加回路48内のAD変換器によりディジタル信号に変 換する。

【0013】第5図は、各イベントテスタボード13内

ク図である。このイベント方式による半導体試験装置の 詳細については、上記の米国特許出願のほか、同一譲受 人による米国特許出願番号09/259401にも詳述 されている。第5図において第4図と共通部分は同一符 号で示している。

【0044】インタフェース53とプロセッサ67は、 システムバス64を経由してテスタコントローラ(ホス トコンピュータ)41に接続される。インタフェース5 3は、例えば被試験デバイスのピンに対応するイベント テスタの割り当てを行うために、イベントテスタボード 内のレジスタ(図示せず)にテスタコントローラ41か らのデータを書き込む際に用いる。例えばホストコンピ ュータからグループ指定アドレスがシステムバス64に 出された場合に、そのアドレスを解読して自己のテスタ 内のレジスタヘデータの書き込みを可能にする。

【0015】プロセッサ67は例えば各イベントテスタ ボード毎に設けられ、ボード内部の動作、例えばイベン ト(テストパターン)の発生、デバイスピンの出力信号 の検証、フェイルデータの収集等を制御する。プロセッ サ67は各ボードごとに設けても良いし、複数のボード 単位で備えても良い。またプロセッサ67はボードに備 える必要は必ずしもなく、テスタコントローラ41から 各イベントテスタボードを直接的に制御してもよい。

【0046】アドレス制御部58は、例えば単純な形態 としてはプログラムカウンタであり、この図の場合、フ ェイルメモリ57やイベントメモリ60のアドレスを制 御している。イベントタイミングデータは、テストプロ グラムとして、ホストコンピュータからイベントメモリ 60に転送される。

【0047】上記のように、イベントメモリ60は、各 イベント(1から0、0から1の変化点)のタイミング を現すイベントタイミングデータを格納する。例えばイ ベントタイミングデータ中の基本クロック周期の整数倍 のデータと、タイミングデータ中の基本クロック周期の 端数データとに分けて格納している。好ましくはこのよ うなタイミングデータは、圧縮されてイベントメモリ6 0に格納される。

【0048】第4図のイベント実行ユニット47は第5 図の例では、デコンプレッション・ユニット62、タイ ミングカウント・スケーリング63、およびイベント発 生器164により構成されている。デコンプレッション ・ユニット62は、イベントメモリ60からの圧縮され たタイミングデータを伸張(復元)させる。タイミング カウント・スケーリング63は、イベントタイミングデ ータを加算しあるいは倍率変更して、各イベントのタイ ミングを所定の基準時間からのタイミング (遅延時間) としてあらわす。

【0049】イベント発生器164は、その結果として のタイミングデータにより、テストパターンを発生し、 のイベントテスタ66の構成例をより詳細に示すブロッ 50 ドライバコンパレータ61を経由して、被試験デバイス

19に与える。被試験デバイスの応答を検証することに より、デバイス 19の所定ピンの試験が実行される。ド ライバコンパレータ61は、第4図のように、主として 対応するデバイスピンに与える試験パターンを駆動する ドライバと、デバイスピンからの応答出力信号を受けて その電圧値を判定し、期待値と比較するためのコンパレ ータで構成される。

【0050】以上、イベントテスタの構成概要を説明し た。このテスタでは被試験デバイスへの入力信号および その出力比較は、イベント形式で取り扱われている。上 10 述のようにイベント形式では、入力信号や出力比較信号 の変化情報はアクション情報(セット・リセット)と時 間情報(基準点からの時間)により構成されている。

【0051】従来技術による試験システムでは、イベン ト形式で必要とするメモリ容量を低減するためにサイク ルベースを採用していた。サイクルベースでは、上記時 間情報をサイクル情報(同期信号)と遅延時間情報とし て、上記アクション情報を波形モードとパターンデーター として構成している。この場合、遅延時間はそのデータ 数に制限があり、またパターンデータを柔軟に発生させ 20 るためにはループやサブルーチンのような機能を多用す る必要があった。したがって、全体として複雑な構成と 動作が必要であった。

【0052】本発明のイベントテスタでは、従来のサイ クルベースの試験システムのような複雑な構成や動作を 要しないので、テストピンの増加や異なる性能のテスト ピンの混在が容易に実現できる。一方、イベントテスタ は大きなメモリ容量を必要とするが、メモリが急速に高 密度化低価格化する現在、メモリ容量の増大はさほど重 要ではない。

【0053】上述のように、イベントテスタは個々のテ ストピン毎に、あるいは所定数のテストピンのグループ 毎に独立した試験動作ができる。このためアナログ信号 とディジタル信号の混在した(ミクストシグナル)被試 験デバイスの試験のように、異なる種類の試験を必要と する場合であっても、それらの試験を同時に平行して実 行することができる。これら複数の異なる試験の開始や 終了タイミングについても独立して設定することができ る。

【0054】第6図は、本発明によるテスタモジュール 40 をテストヘッドに組み込むことにより異なる性能にグル ープ分けされたテストピンを有する半導体試験システム を構成するための概念図である。

【0055】テストヘッド124には複数のテスタモジ ュールが、例えばそのテストヘッドに結合されるテスト フィクスチャ127のピン数や被試験デバイスの種類や ピン数に応じて組み合わされる。後述のように、テスト フィクスチャl27とテスタモジュールのインタフェー スはその仕様を標準化しておき、テスタモジュールをテ ストヘッド内のどの位置に組み込むことも可能とする。

【0056】テストフィクスチャ127は、例えばポゴ ピンのような伸縮可能なコネクタを多数搭載し、テスタ モジュールとパフォーマンスボード128を電気的かつ 機械的に結合する。被試験デバイス19は、パフォーマ ンスボード128上のテストソケットに挿入されて、半 導体試験システムとの電気的接続がされる。第4図に示 した、アナログ試験用の付加回路48は、例えばパフォ ーマンスボード128上に被試験デバイスの仕様に応じ て設けられる。

【0057】各モジュールは所定のテストピン数のグル ープとされる。例えばI個の高速モジュールHSMには 128ピン(チャンネル)分のボードが搭載され、1個 の低速モジュールLSMには256(チャンネル)ピン 分のボードが搭載される。これらの数値は単なる例であ り、より小さなピン数あるいは大きなピン数のグループ でもよい。第7図の例では、テスタモジュールの基本ユ ニットとして256チャンネルで構成され、イベントテ スタボード43が8枚収納される。各イベントテスタボ ード43には32個イベントテスタが構成されている。

【0058】テスタモジュール内の各ボードは、上述し たようなイベントテスタとして構成され、被試験デバイ ス19の対応するピンにテストパターンを、パフォーマ ンスボード128を経由して与える。またテストパター ンに対する被試験デバイス19の応答出力がパフォーマ ンスボード128を経由して対応するテスタモジュール 内のボードに与えられ、例えば期待値と比較されてその 正否が判定される。

【0059】各テスタモジュールにはインタフェース (接続部) 126が設けられている。この接続部126 30 はテストフィクスチャ127の標準仕様に合致するよう に構成される。例えば対象とするテストヘッドに用いら れるテストフィクスチャ127の接続ピンの構造、イン ピーダンス、ピン間距離 (ピンピッチ) あるいは相対位 置等が標準仕様化される。この標準仕様にマッチするイ ンターフィス126をテスタモジュールに備えることに より、テスタモジュールの自由な組み合わせにより試験 システムを構成できる。

【0060】このような本発明の構成により、被試験デ バイスに合った最適のコストパフォーマンスの試験シス テムを構成できる。また試験システムの性能を向上させ る場合でも、一部のテストモジュールを交換することに より達成される場合が多いので、全体として試験設備の 長寿命化が実現できる。さらに複数の異なる性能のモジ ュールの混在が可能なため、必要な性能を該当するモジ ュールで直接的に実現することができるので、試験シス テムの性能向上が容易になる。

【0061】第8図は、本発明の半導体試験システムに より、アナログとディジタルの混成した被試験デバイス 19内の異なる試験を並列に実行する概念を示すブロッ 50 ク図である。この例において被試験デバイス 1 9 は、A

D変換回路、ロジック回路、DA変換回路を有してい る。上述のように、本発明の半導体試験システムは、例 えば所定数テストピンのグループ毎に独立した試験動作 ができるので、このピングループをこれらの被試験回路 に割り当てて、並列に試験できる。

13

【0062】第9図(A)と第9図(B)は、従来の半 導体試験装置によるミクストシグナルICの試験プロセ スと、本発明の半導体試験システムによるミクストシグ ナルICの試験プロセスを比較して表示した概念図であ る。先に説明したように、従来の半導体試験装置によ り、第8図のようなミクストシグナルICを試験する場 合、1の試験を終了後に他の試験を実行するというプロ セスを踏む必要がある。このため、試験を完了するまで には、第9図(A)に示すように、各試験時間の総和の 時間が必要となる。

【0063】これに対し、本発明の半導体試験システム により、第8図のミクストシグナルICを試験する場合 には、第9図(B)に示すように、AD変換回路、ロジ ック回路、DA変換回路について、それらを同時に並列 に試験することができる。このため、その試験に要する 時間を大幅に短縮できる。なお第9図の例において、A D変換回路やDA変換回路の試験の後に、その測定値を 所定式により演算等を行って評価することが一般である ため、ソフトウエアによる演算(コンピュテーション) 時間を加えている。

【0064】第10図に本発明による半導体試験システ ムの外観図例を示す。第10図において、ホストコンピ ュータ (メイン・システム・コンピュータ) 41は、例 えばグラフィック・ユーザ・インタフェース(GUI) を有するワークステーションであり、ユーザインタフェ 30 ースとして機能するとともに、試験システム全体の動作 制御を行う。ホストコンピュータ41と試験システム内 部のハードウエアは、システムバス64(第4図および 第5図)により接続される。

【0065】本発明によるイベントテスタは、従来のサ イクルベースで構成された半導体試験システムと異な り、パターン発生器やタイミング発生器等に相当するハ ードウエアを要しない。したがって、モジュール化した イベントテスタを全てテストヘッド(テスタ本体)12 4内に収容する構成として、全体の物理的サイズを大幅 40 に縮小できる。

【0066】以上のように、本発明の半導体試験システ ムは、テストピン間で相互に独立した動作が可能であ り、所定テストピンのグループと他のグループ間で異な る被試験デバイスや被試験ブロックを同時に担当するこ とができる。したがって、本発明の半導体試験システム により、被試験デバイス内のアナログ回路とディジタル 回路の試験を同時に平行して実施できる。

【0067】好ましい実施例しか明記していないが、上 述した開示に基づき、添付した請求の範囲で、本発明の 50 に組み込むことにより、異なる性能にグループ分けされ

精神と範囲を離れることなく、本発明の様々な形態や変 形が可能である。

#### [0068]

【発明の効果】上述のように本発明の半導体試験システ ムでは、テスタモジュール(テスタボード)をテスト実 行に必要な情報を全て有するイベント形式で構成してい る。したがって、従来方式で必要とした各テストサイク ルの開始を示す同期信号やその同期信号に同期して動作 するパターン発生器等を必要としない。このため各テス トピンが独立して動作可能となり、上述のように、アナ ログやディジタルのような異なる種類のテストが同時に 実施できる。

【0069】本発明の半導体試験システムでは、完全な モジュール化が達成できるので、被試験デバイスの種類 や試験目的等に応じた柔軟な構成とすることができる。 また必要とするハードウエア量を大幅に減少でき、かつ 各モジュールを制御するためのソフトウエアは大幅に単 純化される。このため上述のように、異なる性能のテス タモジュールを混在させて1つのシステムとして機能さ せることが可能となる。また第6図に示すように、全体 としの物理的装置を小型化でき、したがってコストの低 下や設置フロアスペースの減少、それに伴う各種費用の 減少が実現できる。

【0070】さらに本発明の試験システムは、電子設計 自動化 (EDA) 手法による設計の段階で得られた被試 験デバイスの論理シミュレーションデータを直接的に使 用してテストパターンを形成し、その被試験デバイスの 試験を実行できる。このため本発明の半導体試験システ ムは、デバイスの設計から検証までのターンアラウンド タイムを大幅に短縮できる、試験コストの低下と試験効 率の向上を実現できる。

# 【図面の簡単な説明】

【図1】従来技術における半導体試験システム(LSI テスタ)の基本的構成例を示すブロック図である。

【図2】従来技術における半導体試験システムの一般的 な外観を示す概念図である。

【図3】従来の半導体試験装置において、サイクルベー スによりテストパターンを形成するためのデータ記述例 と、それと同一のテストパターンをイベントベースでテ ストパターンを形成するためのデータ記述例を比較する ための図である。

【図4】本発明による半導体試験システムにより、ミク ストシグナルIC(混成集積回路)を試験する場合の、 試験システムの構成例を示すブロック図である。

【図5】本発明によるイベントベースで形成され、テス タモジュールに組み込まれるイベントテスタボード内に 構成される各イベントテスタの回路構成例を示すブロッ ク図である。

【図6】本発明によるテスタモジュールをテストヘッド

16

たテストピンを有する半導体試験システムを構成するための概念図である。

【図7】本発明による半導体試験システムにおいて、1 のテスタモジュールが複数のイベントテスタボードで構成される例を示すブロック図である。

【図8】被試験デバイスがアナログ信号とディジタル信号の混成したミクストシグナル I C である場合のその内部構成例と、その被試験デバイスを本発明の半導体試験システムで並列に試験するための概念を示すブロック図である。

【図9】(A)および(B)は、従来の半導体試験装置によるミクストシグナル I Cの試験プロセスと、本発明の半導体試験システムによるミクストシグナル I Cの試験プロセスを比較して表示した概念図である。

【図10】本発明におけるモジュール形式半導体試験シ\*

\* ステムの外観を示す概念図である。

# 【符号の説明】

19	被試験ナバイス
4 1	テスタコントローラ
4 3	イベントテスタボード
4 7	イベント実行ユニット
4 8	付加回路
5 3	インタフェース
5 7	試験結果メモリ
6 0	イベントメモリ
6 1	ドライバコンパレータ
6 4	システムバス
6 6	イベントテスタ
6 7	プロセッサ


メモリ

【図1】


68

10


(9)




【図2】




# 【図3】



# 【図4】





# 【図5】



[図6] [図7]

[226]





【図9】

【図10】

(A) Logic Test A/D Test D/A Test D

.